فایل ورد کامل بررسی و شبیه‌سازی عملکرد کنترلر CAN؛ تحلیل علمی ساختارها، الگوریتم‌ها و مطالعات مهندسی الکترونیک

عنوان

صفحه

چکیده

فصل اول – مقدمه

۱-۱- مقدمه

۱-۲- معرفی CAN

۱-۳- مقدمه ای بر تراشه های قابل برنامه ریزی

۱-۴- مروری بر زبان های توصیف سخت افزاری

۱-۵- نرم افزارهای طراحی تراشه های FPGA

۱

۲

۳

۴

۶

۸

۹

فصل دوم – مروری بر کارهای انجام شده

۲-۱- مقدمه

۲-۲- میکروکنترلر مقاوم شده در برابر تشعشع

۲-۳- کانولوشن کننده های (Convolelrs) دو بعدی

۲-۴- فیلترهای دیجیتال

۲-۴-۱- فیلترهای با پاسخ ضربه محدود (FIR)

۲-۴-۲- فیلترهای با پاسخ ضربه نامحدود (IIR)

۲-۴-۳- فیلترهای Wavelet متقارن

۲-۵- تبدیل کسینوسی گسسته و معکوس آن (IDCT,DCT)

۲-۶- مبدلهای فضای رنگی ()

۲-۷- مدولاتور دیجیتال

۲-۸- کنترلر گذرگاه USB

۲-۹- کنترلر گذرگاه PCI

۲-۱۰-کد کننده گفتار ITU-T G.723.1

۲-۱۱- کد کننده ها کدفایر

۲-۱۲- پیاده سازی سخت افزاری الگوریتم های سطح بالای پردازش تصویر

با استفاده از پیکر بندی جزئی FPGA در زمان اجرا

۲-۱۳- مترجم های زبان های سطح بالا به زبان VHDL

۲-۱۴- پیاده سازی یک پردازشگر تصویر قابل پیکر بندی مجدد

۲-۱۵- جمع بندی

۱۰

۱۱

۱۱

۱۴

۱۵

۱۵

۱۷

۱۸

۱۹

۱۹

۲۰

۲۱

۲۳

۲۴

۲۴

۲۵

۲۶

۲۸

۲۹

فصل سوم – کنترلر گذرگاه CAN

۳-۱- مقدمه

۳-۲- پایه های تراشه کنترلر CAN

۳-۳- بررسی سخت افزار کنترلر CAN

۳-۳-۱- شمارنده های خطا در کنترلر CAN

۳-۳-۲- ثبات های کنترل

۳-۳-۲-۱- ثبات فعال کننده وقفه ها

۳-۳-۲-۲- ثبات وضعیت

۳-۳-۲-۳- ثبات واسط CPU

۳-۳-۲-۴- ثبات پیکربندی گذرگاه

۳-۳-۲-۵- ثبات CIK out

۳-۳-۳- واحد زمان بندی بیت

۳-۳-۳-۱- سرعت نامی نرخ بیت

۳-۳-۳-۲- ثبات صفر زمان بندی بیت

۳-۳-۳-۳- ثبات یک زمان بندی بیت

۳-۳-۴- ثبات ماسک توسعه یافته و استاندارد

۳-۳-۵- بسته های پیام

۳-۳-۵-۱- میدان کنترل

۳-۳-۵-۲- میدان داوری یا شناسه

۳-۳-۵-۳- میدان داده

۳-۳-۵-۴- میدان ترکیب بندی

۳-۳-۶- ثبات وقفه

۳-۴- دریافت و ارسال پیام

۳-۴-۱- انواع فریم های اطلاعات قابل مبادله بین گره ها و کنترلر

۳-۴-۱-۱- فریم داده

۳-۴-۱-۲- فریم دور

۳-۴-۱-۳- فریم خطا

۳-۴-۱-۴- فریم اضافه بار

۳-۴-۲- بررسی کدهای خطا در تبادلات کنترلرCAN

۳۱

۳۲

۳۳

۳۴

۳۴

۳۶

۳۶

۳۷

۳۸

۳۸

۳۹

۴۰

۴۰

۴۱

۴۱

۴۲

۴۲

۴۲

۴۵

۴۵

۴۵

۴۵

۴۶

۴۶

۴۶

۴۸

۴۸

۴۹

۵۰

فصل چهارم – خلاصه ای از خصوصیات اصلی زبان VHDL

۴-۱- مقدمه

۴-۲- شی (object)

۴-۳- عملگرهای زبان VHDL

۴-۴- توصیف کننده های یک مولفه

۴-۵- ساختارهای همزمانی و ترتیبی

۴-۶- روشهای توصیف سخت افزار

۴-۶-۱- روش توصیف ساختاری

۴-۶-۲- روش توصیف فلوی داده (Data Flow)

۴-۶-۳- روش توصیف رفتاری

۴-۷- کد نویسی قابل سنتز

۴-۸- جمع بندی

۵۱

۵۲

۵۲

۵۲

۵۳

۵۵

۵۵

۵۶

۵۷

۵۸

۵۹

۶۰

فصل پنجم – پیاده سازی کنترلر گذرگاه CAN

۵-۱- مقدمه

۵-۲-ثبات ارسال و دریافت پیام در کنترلر

۵-۳- ثبات ماسک

۵-۴- سیستم مقایسه شناسه ها

۵-۵- افزایش تعداد بسته های پیام

۵-۶- واحد محاسبه کننده کد CRC

۵-۷- دیاگرام پایه های کنترلر طراحی شده و پیاده سازی دیکودر آدرس

۵-۸- نرم افزار مورد استفاده در پیاده سازی کنترلر CAN

۵-۹- جمع بندی

۶۱

۶۲

۶۲

۶۳

۶۴

۶۶

۶۷

۷۲

۷۳

۷۳

فصل ششم – نتایج و جمع بندی

۶-۱- مقدمه

۶-۲- نتایج حاصل از تست وضعیتهای مختلف کنترلر

۶-۳- نتایج حاصل از تست واحد CRC توسعه یافته

۶-۴- نتایج حاصل از تست stuff bit

۶-۵- ارسال فریم خطا

۶-۶- بررسی وضعیت پایه فرکانس خروجی CLK out

۶-۷- بررسی عملکرد حالت Sleep , pwd

۶-۸- نتایج مربوط به پیاده سازی سخت افزار روی تراشه

۶-۹- نتیجه گیری و پیشنهادات برای ادامه کار

مراجع

۷۴

۷۵

۷۵

۷۸

۸۰

۸۲

۸۳

۸۴

۸۵

۸۶

I