فایل ورد کامل گزارش‌های آزمایشگاه معماری با تحلیل فرآیندهای طراحی، نتایج عملی و کاربردهای آموزشی

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

 فایل ورد کامل گزارش‌های آزمایشگاه معماری با تحلیل فرآیندهای طراحی، نتایج عملی و کاربردهای آموزشی دارای ۲۴ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد فایل ورد کامل گزارش‌های آزمایشگاه معماری با تحلیل فرآیندهای طراحی، نتایج عملی و کاربردهای آموزشی  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

این پروژه توسط مرکز فایل ورد کامل گزارش‌های آزمایشگاه معماری با تحلیل فرآیندهای طراحی، نتایج عملی و کاربردهای آموزشی۲ ارائه میگردد

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی فایل ورد کامل گزارش‌های آزمایشگاه معماری با تحلیل فرآیندهای طراحی، نتایج عملی و کاربردهای آموزشی،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن فایل ورد کامل گزارش‌های آزمایشگاه معماری با تحلیل فرآیندهای طراحی، نتایج عملی و کاربردهای آموزشی :

فایل ورد کامل گزارش‌های آزمایشگاه معماری با تحلیل فرآیندهای طراحی، نتایج عملی و کاربردهای آموزشی

آزمایش اول – IC 7495

این آی‌سی یک ثبات انتقالی (انتقال به چپ و یا به راست) چهار بیتی با بار شدن موازی است.

این آی‌سی در دو حالت قابل استفاده است؛ چنانچه پایه ۶ (یعنی Mode) به منطق Low متصل شود به معنی Shift Register و اگر به منطق High وصل شود به منزله‌ی Parallel Load می‌باشد.

از این پس هنگام استفاده از این آی‌سی در آزمایشگاه معماری کامپیوتر، نکات زیر را رعایت می‌کنیم:

o

توضیحات

پایه‌های ۱ و ۹

بدون استفاده (Disabled)

o پایه ۶

High

o پایه ۸

Clock

Latch چنانچه به صورت ورودی بکار رود، به Selector Keys متصل می‌شود.

Latch چنانچه به صورت خروجی بکار رود، به LED متصل می‌شود.

۴-Bit Parallel-Access Shift Register

« جدول توابع »

آزمایش دوم – IC 74125

این آی‌سی یک بافر سه حالته چهار بیتی (متشکل از چهار بافر مستقل تک بیتی) است و در آن ورودی هر چه باشد در خروجی ظاهر می‌شود.

جهت جلوگیری از تداخل اطلاعات در گذرگاه، از بافر سه حالته استفاده می‌شود.

ورودی به کمک پایه Enable وارد بافر می‌شود؛ اگر بافر در حالت Enable باشد، اما هیچ ورودی از گذرگاه مشترک وارد آن نشود پدیده High Impedance اتفاق می‌افتد.

Quadruple BUS Buffer with Three-State Outputs

« جدول توابع »

Output Inputs

Y A

H H L

L L L

Z

H

۱) طراحی با استفاده از Decoder :

۲) طراحی با استفاده از دریچه‌های منطقی :

سؤال – کدام روش بهتر است؟ چرا؟

طراحی با استفاده از Decoder بهتر است؛ زیرا انعطاف‌پذیری بیشتری دارد و حالات بیشتری را نیز می‌تواند پشتیبانی کند.

word: نوع فایل

سایز:۳۷۷ KB

تعداد صفحه:۱۸